Adnan Fauzan: LAPORAN AKHIR 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

1. Jurnal[Kembali]

2. Alat dan bahan [Kembali]

A. Alat dan Bahan (Modul De Lorenzo)

1. Jumper

Gambar 1. Jumper

2. Panel DL 2203D

3. Panel DL 2203C

4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

B. Alat dan Bahan (Proteus)

1. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

2. IC 7474 (D Flip Flop)

Gambar 4. IC 7474

3. Power DC

Gambar 5. Power DC

4. Switch (SW-SPDT)

Gambar 6. Switch

5. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Pada percobaan ini, untuk JK flip flop, kaki R (reset) terhubung ke B0, kaki S (set) terhubung ke B1, kaki J terhubung ke B2, kaki clk terhubung ke B3, dan kaki K terhubung ke B4. Output yang dihasilkan adalah Q yang terhubung ke H7 dan Q' yang merupakan komplement dari Q dan terhubung ke H6. Pada D flip flop kaki D terhubung ke B5 dan kaki clk terhubung ke B6. Output yang dihasilkan adalah Q yang terhubung ke H4 dengan input 0 dan Q' yang terhubung ke H3.

Pada JK flip flop, yang paling memengaruhi adalah iniput pada pin R dan S, di mana jika pin R aktif maka output akan reset dan jika pin S aktif maka output akan set. Saat pin R dan S aktif bersamaan, maka outputnya akan larangan. Ketika pin R dan S tidak aktif, maka yang memengaruhi output adalah input dari pin J, pin K, dan pin CLK. Saat terjadi perubahan data pada clock, jika pin J aktif maka output akan set, dan jika pin K yang aktif maka output akan reset. Namun, jika pin J dan K aktif, maka output akan berubah ubah seiring dengan perubahan CLK, kondisi ini disebut toggle.

Pada D flip flop, pin D merupakan gabungan dari pin R dan S yang salah satu kakinya dibalikkan. pada D flip flop, sama seperti JK flip flop, yang paling memengaruhi output adalah input dari pin R dan pin S. Jika pin R dan S tidak aktif , maka yang memengaruhi adalah pin D dan CLK. Saat terjadi perubahan CLK, jika D tidak aktif maka output akan sama seperti sebelumnya, namun jika D aktif maka output akan reset, dan jika D aktif maka output akan set.

Pada percobaan ini memiliki tujuh kondisi yaitu sebagai berikut:

Saat B0=0, B1=1, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka output J-K Flip Flop dan D Flip Flop bernilai sama yaitu Q=0 dan Q'=1.
Saat B0=1, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output pada J-K Flip Flop 1 dan pada D Flip Flop juga 1. Ini dikarenakan pada rangkaian ini merupakan aktif low, jika diberi input 0, maka dia aktif atau berlogika 1.
Saat B0=0, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output yang sama pada J-K Flip Flop dan D Flip Flop dimana Q=1 dan Q'=1. Kondisi ini dinamakan kondisi terlarang, karena Q dan Q' memiliki nilai yang sama yaitu 1. Seharusnya untuk nilai Q dan Q' itu berlawnana satu sama lain, tteapi pada kali ini, dia memiliki nilai yang sama. Oleh sebab itulah kondisi ini disebut kondisi terlarang. Kondisi ini juga disebut sebagai kondisi tidak stabil..
Saat B0=1, B1=1, B2=0, B3=clock, B4=0, B5=0, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah Q=0 dan Q'=1.
Saat B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=0 dan Q'=1, sedangkan pada D Flip Flop nilai yang diperoleh adalah Q=0 dan Q'=1.
Saat B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don't care, dan B6=0, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah Q=0 dan Q'=1.
Saat B0=1, B1=1, B2=1, B3=clock, B4=1, B5 dan B6 diputus, maka outputnya dalam kondisi toggle, dimana ia berlawanan dengan ouput sebelumnya.

5. Video Percobaan [Kembali]